통합된 고속 I/O 버스의 필요성과 3세대 I/O

이 강좌는 I/O 버스 관련 강좌 중 두번째 강좌입니다. 여기서는 차세대 I/O로 주목받고 있는 하이퍼트랜스포트에 대해서 자세히 다루게 됩니다. I/O 버스 관련 강좌 1회 및 칩셋 오딧세이 강좌를 먼저 읽어보실 것을 권해드립니다.

관련강좌
칩셋 오딧세이 - 새로운 세대의 칩셋들
제 8화. I/O 버스. (1) 과거와 현재의 I/O 버스

표준의 필요성

시스템 내부에서 사용되는 데이터는 점점 거대화되고, 점점 더 큰 데이터 전송 대역폭을 필요로 하고 있다. 그래서 이를 극복하고자 3세대 칩셋부터는 사우스브릿지에 PCI 컨트롤러를 탑재하고 노스브릿지-사우스브릿지 사이에는 IHA(Intel Hub Architecture)나 V.Link, MuTIOL 등의 고속 인터페이스로 연결되었다. 하지만 업계표준이 아닌 상태에서 각사들이 별도로 기술을 만들어나가다보니 중복투자 등이 발생하는 것은 물론이며, 사용자 입장에서는 상당한 혼란이 만들어진다.

그래서 컨소시움 형태를 구성하여 공통적으로 표준제정을 함으로써, 각 업체들이 만드는 하드웨어들간의 호환성을 높이고 투자비용을 줄여서 낮은 가격에 높은 성능과 탁월한 호환성을 보장하기 위한 업계표준의 필요성이 부각되었다.

2세대 I/O의 한계

1. 태생적 한계

2.5세대라고 부를 수 있는 IHA(Intel Hub Architecture)나 V.Link, MuTIOL 등은 그 태생적 한계로 인해서 광범위하게 사용되기 어려웠다. 바로, 각 사에서 독자적으로 만든것이기 때문이다.

인텔의 허브 아키텍쳐는 인텔의 800계열 칩셋의 등장과 함께 허브의 개념을 처음으로 도입한 아키텍쳐로써 그 가치를 높게 평가할 수 있다. 이것은 현재 1GB/s까지의 넓은 대역폭을 갖는 버스로 발전하였다. 이름은 다르지만 동일한 목적과, 동일한 토폴로지를 가지는 것이 바로 VIA의 V.Link이다. V.Link는 VIA의 Apollo Pro266A 칩셋 및 Apollo KT266 칩셋과 함께 등장하였다. 이것은 노스브릿지와 사우스브릿지의 이름을 그대로 유지하고 있으며, 버스의 명칭이 V.Link라는 것만 다를 뿐 기본적으로는 인텔의 IHA와 거의 동일했다. 또한 같은 세대의 버스로써 SiS의 MuTIOL을 들 수 있다. 이것은 이론적으로는 앞서의 IHA 및 V.Link에 비해서 월등한 우위를 가진다. 단일 칩 솔루션으로써 가질 수 있는 특징을 최대한 이용한 노스브릿지/사우스브릿지간의 1GB/s의 대역폭은(당시로써는 획기적인 것이었다.) 최대 6개까지의 PCI 버스마스터링을 지원함으로써 다수의 PCI 버스를 사용하는 환경에서는 대단히 높은 성능을 구현해 줄 수 있었다. 하지만 이것은 이후 분리형 칩셋에서는 내부적 한계로 인해서 전송률이 533MB/s로 제한되어서 다른 버스 방식들과 유사하게 되었다.

이름은 갖가지지만 이들 버스구조가 갖는 특징은 PCI 버스 컨트롤러가 사우스브릿지, 혹은 ICH에 통합되었고, 노스브릿지와 사우스브릿지 사이에는 더욱 빠른 속도의 버스를 둠으로써, PCI 버스에서의 병목현상을 줄였다는 것이다.

문제는 이들이 모두 '독자적으로 개발되었다는' 점에 있다. 기본적으로 IHA, V-Link, MuTIOL 모두 Intel, VIA, SiS이 기존의 노스브릿지-사우스브릿지의 구조에서 한계를 발견하고 이를 해결하기 위해서 각자 개발한 것이다. 그 과정에서 거의 동일한 토폴로지를 가지는 유사한 기능의 칩셋이 만들어졌지만, 이는 각사의 독자적인 기술이었기에 서로 공유한다거나 하는 것은 불가능했다. 결국, 그 이후의 기술도 각자 따로따로 개발해나가야 하는 어려움을 얻었을 뿐만 아니라 호환성에 있어서도 큰 문제를 만들어냈다.

아무리 개발목적과 그 결과가 유사하다고는 하지만 독자적으로 개발된 것이다. 완전히 동일한 호환성을 기대한다는 것은 애초부터 불가능하다. 즉, 만약 이들 버스에 직접 연결되는 무언가를 만들고자 하는 회사가 있다면 벌써부터 상당히 커다란 암초에 맞닥뜨린다. 과연 어느 표준에 맞추어서 만들어야 하는가이다. 제 3세대 I/O는 기술적인 한계 뿐만 아니라 이러한 실제 적용에 있어서의 한계도 극복한다는 목적을 가지고 있다.

2. 병렬연결기술로는 더이상 높은 클럭을 기대할 수 없다.

또한 기존의 병렬연결기술의 연장선상에 있다는 것도 더욱 높은 성능을 구현하는데에 있어서 큰 문제점으로 작용한다. 이들 2.5세대 버스는 모두 32bit/64bit의 버스폭에서 66MHz의 동작클럭과 DDR/QDR 기술을 적용하여 266MB/s나 533, 1,066MB/s의 대역폭을 만들어낸다. 그러나 이러한 대역폭의 구성에 있어서 기본적으로 기존의 병렬전송구조를 그대로 답습하고 있기 때문에 높은 클럭의 구현이 대단히 어렵다. 현재 2.5세대 버스에서 가장 높은 대역폭을 보여주는 것은 인텔의 E7000 계열 칩셋에 탑재되어 있는 IHA이다. 이는 64bit/66MHz PCI의 사용을 위해서 1GB/s의 대역폭을 가지고 있다. 하지만 64bit/66MHz의 PCI 버스가 다수 사용되는 상황에서 1GB/s의 대역폭이라는 것은 실상 큰 의미를 가지지 못한다. 그리고, 서버용 메인보드를 중심으로 점차적으로 확산되어가고 있는 PCI-X를 받아주기에는 사실상 무리가 있다.

앞으로 등장하는 10Gbit 이더넷 등을 생각한다면 현재의 버스구조로써는 미래가 암울하기만 하다.

3. 전력소모가 지나치게 많아진다

혹여, 높은 클럭을 어찌어찌해서 달성한다고 치더라도 전력소모가 천문학적이 되어버린다. 회로상에서 동작클럭이라는 것은 소모전력과 거의 비례한다. 즉, 높은 동작클럭을 가지기 위해서는 높은 전력을 필요로 하게 되는데, 안그래도 점차적으로 많아지는 전력 사용량 때문에 골머리를 앓고있는 시스템들에서 이러한 추세는 그다지 반가운 것이 아니다.

현재 I/O에 사용되는 전압은 3.3V이다. 이러한 '높은' 전압으로 고클럭을 구현하려고 할 경우 전자파간섭이 발생하게 된다던가 하는 것은 차치하고라도 당장 엄청난 전력을 필요로한다.

이상과 같은 이유에 의해서 기존의 버스구조를 완전히 탈피한 3세대 버스의 필요성이 부각되며, 그러한 배경을 바탕으로 탄생한 것이 하이퍼트랜스포트와 3GIO이다.

이번 강좌에서는 하이퍼트랜스포트의 탄생배경와 그 기술적 특징, 하이퍼트랜스포트를 적용함으로써 얻을 수 있는 이득, 그리고 하이퍼트랜스포트의 적용 등에 대해서 이야기해 볼 것이다.