[강좌] 칩셋 오딧세이

3. Intel의 800 계열 칩셋과 VIA의 Apollo Pro/KT 266

i815, i850

 
현재의 인텔 주력칩셋인 i815EP(左)와 i850 칩셋
Copyright (c) by Intel 

800 계열 칩셋의 기본구조는 '허브 아키텍쳐'라는 것이다. 여기서, 인텔이 '허브'라는 개념을 도입한 것은 앞서 이야기한, 노스브릿지-사우스브릿지간의 관계가 변동되면서, 드디어 각 칩이 하는 역할이 명확하게 구분되었기 때문이다. 노스브릿지의 경우 메모리와 프로세서, AGP 버스 사이에서 오가는 데이터를 제어하기 때문에 그 이름이 MCH(Memory Controller Hub)로, 사우스브릿지는 PCI를 비롯한 각종 입출력기기를 총괄하기 때문에 ICH(I/O Controller Hub)라는 이름으로 바뀌었다. 위 사진을 보면 양쪽 칩셋 모두 ICH는 i82801BA인데, 이것은 이들 칩셋이 가지는 I/O 성능 및 기능이 완전히 동일하다는 것으로 바꾸어 이해할 수 있다.

815와 850 칩셋에 대해서는 이미 많은 리뷰와 벤치마크 등을 통해서 소개한 바 있으므로 자세한 설명은 생략한다. 다만, 인텔의 메모리 전략과 현행의 펜티엄 III에 대해서 몇가지만 언급해보자. 우선, 현재 가장 많은 관심을 끌고있는 DDR 메모리는 펜티엄 III와는 사용하지 못한다는 것이 정답이다. 그 이유는 다음 페이지에서 설명하게 된다.

인텔은 펜티엄 III의 FSB를 더이상 상승시키기 어렵다. 펜티엄 4가 불완전한 상태로 출시된 이상, 원래의 설계대로 완전하게 제작된 펜티엄 4가 제작되어서 펜티엄 III와 현격한 성능차이를 보여주지 않는다면, 가격적인 측면에서 펜티엄 4는 상당한 불이익을 받는다. 펜티엄 III의 성능이 제한되어 있는것은 펜티엄 4의 시장점유율을 깎아먹지 않기 위해서라고 해석하는 것이 정확하다. 이와 동일한 일은 셀러론-펜티엄 II, 셀러론-펜티엄 III에서도 일어난 바 있으며, 지금은 펜티엄 III - 펜티엄 4에서 반복되는 것이다. 펜티엄 III에 채울수 있는 성능의 족쇄로써, 인텔은 FSB를 선택하였고, 그래서 266MHz의 FSB나 400MHz의 FSB가 등장하는 현 시점에서도 펜티엄 III는 133MHz의 FSB를 벗어나지 못하고 있다.

사실, 인텔이 주장하는 바 대로라면, 일반 사용자용 어플리케이션에서는 메모리의 성능을 100% 활용하는 경우가 드물기 때문에 지금의 100MHz/133MHz FSB로도 충분하다는 것이지만, 펜티엄 II가 출시될 때 인텔이 메모리의 속도와 프로세서 속도의 갭을 줄이기 위해서 펜티엄 II(데슈츠)의 FSB를 100MHz로 올렸던 것을 생각해본다면 그러한 인텔의 발언은 핑계에 불과하다. 어찌되었던, i815는 133MHz의 FSB 만을 가지고 있으며, 이는 메모리의 성능을 제약하는 큰 요소로 작용한다. 메모리와 상관된 관계는 뒤에서 다시 살펴보도록 하겠다.

펜티엄 4의 경우는 기존의 P6 코어와는 완전히 다른 설계를 통해서 400MHz의 FSB를 실현하였다. 이로써, 기존의 아키텍쳐상에서 문제가 되었던 프로세서와 메모리간의 속도 격차가 상당부분 해소되었고, 병목현상도 대폭 감소하였다. 이에 대해서는 이미 펜티엄 4 프로세서에 관련한 강좌와 리뷰에서 설명한 바 있다.

 Link >> 인텔 펜티엄 4 프로세서 관련 강좌
 Link >> 인텔 펜티엄 4 프로세서 리뷰

하지만, 문제가 없는것은 아니다. 인텔은 새로운 아키텍쳐상에서도 기존의 AGTL+ 버스구조를 그대로 고집한다. Xeon 프로세서가 사용되는 서버용 듀얼 보드의 경우를 보면 그 특징을 확연히 알 수 있다.

인텔 860 칩셋의 구조도
Copyright (c) by Intel 

허브 아키텍쳐라는 것은 분명 확장성에 있어서는 유리하다. 위의 일러스트에서 보자면, MCH(=노스브릿지)에 64bit PCI가 직접 연결되어 있는것을 제외한다면, 칩셋간의 역할분담은 확실하다.(64bit PCI의 경우 그 자체만으로도 상당히 넓은 대역폭을 필요로 하기 때문에 이를 소화할 수 있는 고속의 인터페이스를 사용해서 MCH에 직접 연결되어 있다.) 문제는 MCH와 CPU 사이의 프로세서 버스이다.

AMD의 애슬론 프로세서는 EV6 버스를 통해서 각각의 프로세서에 각 266MHz의 FSB를 할당해주는 P2P 방식을 사용해서 효율성을 극대화시키고 있지만, 860 칩셋은 아직도 셰어드 버스(Shared Bus) 방식을 사용해서 듀얼 프로세싱에서의 효율은 낮아지고 만다. 이에 대해서는 AMD 듀얼 프로세싱과 관련한 글에서 언급한 바 있다.

 Link >> AMD 듀얼 시스템 아키텍쳐 강좌

인텔은 3세대 칩셋에서 사용되는 기본적인 틀을 가장 먼저 갖추었고, 허브 아키텍쳐라는 혁신적인 방법을 통해서 프로세서의 효율성을 극대화시켰다고 할 수 있다. 그러나 정작 메인스트림 PC에 사용되는 칩셋의 경우 프로세서간의 성능조율로 인한 제약이 걸려있으며, 서버용으로 풀리는 칩셋에서는 셰어드 버스 방식으로 인한 문제가 잔존한다.

VIA Apollo Pro 266, Apollo KT 266

VIA Apollo Pro 266
Copyright (c) by VIA

많은 사용자들이 잘 모르고 있지만, VIA 칩셋들은 모두 Apollo로 시작한다. 694X라고 불리는 칩셋은 본래 Apollo Pro 133A 칩셋이며, 우리가 흔히 KT133 등으로 부르는 칩셋의 정식 명칭은 Apollo KT 133A 칩셋이다. 여하튼, Apollo Pro 266 칩셋과 Apollo KT 266 칩셋은 각기 Apollo Pro 133A, KT133A 칩셋의 후속 칩셋이다. 양 칩셋의 기본 사양은 아래와 같다.

기본적인 구조는 양쪽 모두 같으며, 다른 부분은 CPU와 관련된 프로세서 버스 부분 뿐이다. 펜티엄 III용 칩셋인 Apollo Pro 266의 경우 133MHz, 64bit의 버스를 사용해서 최대 1.06GB/s의 데이터 전송 대역폭을 가지며, Apollo KT 266 칩셋의 경우는 당연히 266MHz(133MHz DDR), 64bit의 버스를 사용해서 2.1GB/s의 대역폭을 가진다. 그 이하의 부분은 아래 일러스트에서 보이는 바와 같다.

VIA Apollo Pro 266 칩셋의 아키텍쳐
Apollo KT266 칩셋의 경우 프로세서 지원만 다르다.

위의 일러스트는 Apollo Pro 266 칩셋의 아키텍쳐를 나타낸 것이다. 기본적으로는 앞서 보았던 3세대 칩셋 아키텍쳐에서 크게 변하지 않았는데, 무엇보다도 눈에 띄는 것이 바로 중앙에 있는 V. Link Hub Architecture라는 것이다. 기본적인 컨셉은 인텔의 허브 아키텍쳐와 마찬가지이기 때문에 별도의 설명이 필요치 않을 것이다.

다만, 메모리의 지원이 인텔 칩셋들에 비해서 훨씬 더 유연하다. 메모리의 종류도 DDR 메모리부터 VC 메모리까지 골고루 지원하며, 최대 4.0GB까지 사용할 수 있다. 이것은 다분히 서버 및 웍스테이션을 고려한 구성이다. 이전의 VIA Apollo Pro 133A 칩셋이 최대 1.5/2.0GB 정도까지의 메모리 지원만으로 인해서 서버/웍스테이션에서의 사용에 있어서 지장을 받았고, 그로 인해서 VT82C694XDP라는 별도의 노스브릿지 칩셋이 출시된 것을 고려해 볼 때, Apollo Pro 266 및 KT266 칩셋에서의 4GB까지의 메모리 지원은 당연하다 하겠다.

특징적인 것은 사우스브릿지상에 10/100Mbps의 Fast Ethernet을 비롯하여 1/10Mbps의 Home PNA 컨트롤러를 포함하고 있다는 것이다. 이로써, 사용자는 메인보드에 내장되는 커넥터나, ACR 슬롯을 사용하는 주변기기를 통하여 큰 부담 없이 이러한 기능을 사용할 수 있다.