Ace's Memory Guide

■ 차세대 메모리 솔루션 얼터너티브

우리가 필요로 하는 것은, 매우 높은 수준의 대역폭을 지니면서 레이턴시는 낮고 가격은 저렴한 메모리 솔루션이다. 과연 그러한 솔루션으로서 거론되고 있는 차세대 얼터너티브로는 무엇이 있는지에 대해서부터 알아보도록 하자.

■ 128비트 버스
가장 먼저 생각할 수 있는 솔루션은 인터리빙interleaving으로 알려져 있는, 즉 두 개의 64비트 버스를 묶어서, 실제로는 2개의 64비트 메모리 모듈을 묶어서 128비트 버스로 이용하는 방법이다. 이 경우 대역은 2배로 증가하며, 레이턴시는 단일 모듈만을 이용하는 경우와 같거나 아주 조금만 증가한다. 가격대비로 따지자면, 대용량의 단일 모듈을 구입하는 대신에 그 절반짜리 모듈을 2개 구입하는 정도만 차이가 난다. 즉 비용부담은 없으면서 추가적인 대역폭의 상승을 꾀할 수 있는 셈이다. 그러나, 이렇게 해서 문제가 해결되느냐 하면, 미안한 얘기지만 아니올시다이다. 메모리 모듈단위로 보자면 확실히, 추가적으로 치뤄야 할 비용부담은 없지만, 메인보드용의 코어로직 칩셋의 가격은 거의 배에 가까운 핀카운트를 처리할 수 있어야 하는 때문에 껑충 뛰어오르기 때문이다. 이러한 기능을 지원하는 칩셋을 장착하는 메인보드 역시 동일한 뱅크숫자를 유지하려면 그만큼의 DIMM 슬롯을 늘려야 하기 때문에 좀더 대형화되어야 한다. 게다가, 핀카운트가 늘어라면 늘어날수록, 안정적인 메인보드를 설계하는 노하우는 더더욱 까다로워지기 마련이다. 이러한 메인보드의 가격이 저렴할 리 없다. 인텔에서도 이러한 개념의 칩셋을 프로퓨젼(Profusion) 모델 등을 통해서 발표한 바 있다. 이 칩셋은 컴팩(Compaq)사의 8웨이 멀티프로세서 지온 서버용으로 이용되고 있으나, 통상의 데스크탑 시스템용은 아니다.

■ HSDRAM
그렇다면, 이러한 메모리 컴포넌트의 클럭을 좀더 끌어올려 보면 어떨까? 이미 GHz 시대에 진입한 지도 꽤 되었는데 말이다. 하지만 문제는, 통상의 DIMM 모듈상으로 보더라도, DRAM 컴포넌트는 왼쪽에서 맨 처음과 오른쪽 맨 마지막 녀석간의 거리도 무려 12cm 가량이나 떨어져 있다는 데 있다. 전기 신호는 빛의 속도보다는 훨씬 느린, 대략 초당 12만 킬로미터, 단위를 조금 다르게 표기하자면 12cm/nsec의 속도로 이동한다. SDRAM의 클럭을, 예를 들어 500MHz(클럭당 소요시간은 2nsec가 된다)로 메긴다고 하면, 최초로 신호를 받는 컴포넌트의 클럭사이클 시그널은 모듈의 반대편 끝에 있는 컴포넌트보다 거의 절반 정도의 클럭사이클로 뒤쳐진다는 계산을 얻을 수 있다. 이정도라면 '동기synchronous'라는 의미의 SDRAM은 아무런 의미가 없어져 버리고 만다.

HSDRAM(High Speed SDRAM)은 통상의 SDRAM보다는 좀더 고속으로 동작하여, 대략 166MHz(통상의 133MHz에 대해) 정도로 동작하는데, 이것은 메모리 컴포넌트를 더욱 고급의 것만을 이용하기 때문에 가능하다. 그러나, 그 수치에서도 볼 수 있듯이, 고속이라고는 하지만 그 차이는 통상의 SDRAM에 비해서 그리 크지도 않다. 순간최고대역이 25% 정도 뛰어나다고는 하지만, 그정도로는 체감성능 자체도 향상을 거의 느끼기 힘든 수준에 지나지 않는다.

■ ESDRAM
메모리의 클럭을 끌어올리면서 동시에 버스폭을 확장하는 것만큼 확실한 대안은 없다. 램트론(Ramtron)사에서 좀더 세련된 대안으로서 제시한 스펙이 ESRAM이다. 이것은, 일종의 캐싱이 지원되는 DRAM으로서, SRAM 버퍼를 탑재한 형태이다. 이 SRAM 버퍼에는 메모리 데이터의 어드레스를 구성 요소 가운데 하나인 행row 데이터가 저장되며, 컨트롤러에서는 행 데이터를 찾기 위해서 일일이 센스 앰플리파이어sense amp에 억세스하는 대신 SRAM만 읽어들이면 된다. SRAM 버퍼에 읽기를 하고 있는 동안, 센스 앰플리파이어는 프리차징precharging과 리프레시refresh가 가능해지므로, SRAM 버퍼링의 기법은 결국 프리차징에서 오는 레이턴시를 근본적으로 제거하는 방식의 레이턴시 절감효과가 있다. 그뿐이 아니다. 이러한 부류의 SRAM 버퍼는 CAS나 RAS-CAS 레이턴시 자체도 훨씬 낮기 때문에, 버퍼에 제때제대 필요한 데이터만 들어있다면 크리티컬 워드는 통상의 SDRAM에서 7사이클 이내가 아닌, 5에서 6사이클 이내로 전송되는 것이 가능해진다. ESDRAM은 게다가 HSDRAM에 기반하고 있는 때문에(사실 HSDRAM도 램트론이 개발한 것이다), 클럭킹에 있어서도 좀더 고속이다. ESDRAM은 스트리밍 어플리케이션에서는 (대역폭 자체는 매우 근소한 수준으로만 향상되는 때문에) 거의 메리트가 없지만, 크리티컬 워드 레이턴시는 매우 낮은 수준으로 떨어뜨리는 것이 가능하다.

그러나 ESDRAM이 갖는 최대의 메리트는 다른 데 있다. ESDRAM은 기존의 SDRAM과 완벽 호환된다는 점이 바로 그것이다. 기존의 DIMM 슬롯이라면, ESDRAM 모듈을 바로 끼워서 쓸 수 있다는 말이다.

물론 몇가지 단점은 있다. 우선, 메인보드 바이오스에서 CAS / CAS-RAS 레이턴시가 훨씬 낮아졌다는 것을 감지해낼 수 있어야만 한다. 그렇지 않으면, ESDRAM에 탑재된 고속의 SRAM은 통상의 SDRAM에서의 센스 앰플리파이어에 억세스되는 것과 같은 느린 속도로 억세스되며, 따라서 프리차징 레이턴시의 저하로 인한 성능상의 메리트는 전혀 없다. 또한, SRAM에 제때제때 필요한 데이터가 버퍼링되지 못하는 경우에는, 이를 위해서 오히려 일반의 SDRAM보다 수 사이클 정도로 추가로 소모해야 하므로 성능상의 메리트는 역시 없다. 게다가, ESDRAM은 HSDRAM과 같은 수준의 고급 메모리 컴포넌트를 이용하는데다가, 양산되지 않는 때문에 가격이 센 편이다.

램트론에서는 지난 수년간 ESDRAM을 개발, 공급해 오고 있으나, 그 이용분야는 극히 일부 시장에 한정되어 있다. 그러나, 현재 존재하는 SDRAM 대응 시스템만 수천만대 되는 실정을 감안한다면 결코 별볼일없는 솔루션으로 치부할 수만은 없다.

■ VC SDRAM
VC(Virtual Channel) SDRAM은 NEC가 제안한 규격으로, 역시 SRAM 캐시를 탑재한 방식이다. 그러나, 이 캐시는 ESDRAM에서의 센스 앰플리파이어 대체용과 같은 실제의 버퍼 역할을 하지는 않는다. VC SDRAM에는 1KB SRAM 캐시 16개로 구성된, 16개의 VC가 지원된다. ESDRAM 모듈에서는 캐싱 과정 자체를 내부적으로 처리하지만, VC SDRAM에서는 칩셋이 이를 관장한다. 따라서 그 차이는 대략 두가지 면에서 크게 벌어진다고 할 수 있다. 우선, VC SDRAM은 지원 칩셋이 없으면 제 구실을 할 수 없다. 더욱이, VC SDRAM의 성능은 칩셋에서 이 기능을 얼마나 제대로 지원하는지에 따라서 천차만별로 차이가 난다는 것이 그것이다.

ViA(ViA Technology)에서는 VC SDRAM 스펙을 아폴로 133 계열과 KX/KT 133 시리즈의 칩셋에서부터 도입, 이를 지원하고 있다. 현시점에서의 고속 SDRAM 솔루션으로서 VC SDRAM은 아직 고려해볼 만하다. VC SDRAM은 ESDRAM과 같은 고속의 코어를 채택한 것은 아니지만, 약간이긴 하지만 어느 정도(2-5%선)의 성능향상이 있는 때문이다. 이러한 정도라면, 특히 캐시 용량이 작은, 코퍼셀(또는 셀러마인)으로 불리우는 현재의 신형 셀러론 코어라든지 AMD 듀론 프로세서용으로 더욱 적합하다. 듀론 시스템에 VC SDRAM의 조합을 이용한 벤치마크 결과는 아래에 보인다.

■ DRDRAM
가장 요란하면서, 또한 가장 말많은 솔루션인 램버스 DRAM에 대해서 알아보기로 하자. 우선은, 램버스 메모리 역시 기존의 SDRAM과 동일한 메모리 셀 테크놀러지에 기반하고 있다는 사실부터 숙지할 필요가 있다. 달리 말해서, DRDRAM이나 SDRAM이나 행렬로 구성되어 있는 메모리 어레이로부터 데이터를 억세스하는데 약 20nsec 정도가 소요되기는 매일반이라는 것이다.

물론, 근본적인 차이는 다른 데 있다. SDRAM의 경우를 예로 들자면, 64비트의 뱅크에 대응하기 위해서는 8비트의 버스폭을 갖는 개개의 SDRAM 컴포넌트를 8개 1조로 이용해야만 한다. 즉, 개개의 SDRAM 컴포넌트는 일단 64비트 버스에 병렬연결되어 있는 이상 독립적으로 작동하는 일은 없다.

하지만 램버스 DRAM의 경우에는, 개별 컴포넌트가 RMC(Rambus Memory Controller)가 관장하는, 단일 채널상에서 일일이 따로따로 놀게 된다. 이러한 '독립 컴포넌트' 시스템을 구축하기 위해서는 단일 컴포넌트당으로도 램버스 프로토콜을 알아먹을 수 있어야 하므로, 이 때문에 램버스 칩은 동일용량의 통상의 SDRAM 칩보다 10%에서 15% 정도 큰 다이die가 필요하다. 그리고, 당연한 얘기지만, 모든 컴포넌트가 단일 채널에 연결되어 있는 대문에, CRIMM(Continuity RIMM)은 개방된 슬롯에만 추가할 수 있다. 그렇지 않을 경우에는 기존의 채널의 연속성이 깨지므로 램버스 시그널 자체가 운용이 불가해진다.

램버스 테크놀러지의 개관에 대해서는 여기를 클릭

이 램버스 채널은 16비트폭을 가지며 400MHz로 구동된다. 어드레싱 자체는 400MHz로 되지만, 데이터는 클럭사이클당이 아닌 클럭의 상승구간과 하강구간별로 따로 전송된다. 즉, PC800 DRDRAM은 단일채널상으로 400×2(∵DDR 클럭킹)×2(∵16비트는 2바이트) = 1.6GB/sec의 대역을 얻는 셈이다.

그럼 대체 램버스는 기존의 DRAM 테크놀러지에서 무슨 수로 이러한 두배의 대역을 뽑아낼 수 있었던 것인가? 각 DRDRAM 컴포넌트가 기실 다수의 뱅크로 구성되어 있는데서 그 연유를 찾아볼 수 있다. 이를테면, 128Mb 컴포넌트는 최소 32개 이상의 뱅크를 갖는다. 결과적으로, RIMM에는 센스 앰플리파이어의 개수가 SDRAM DIMM보다 훨씬 많이 존재하는 것이므로, 그만큼 (동일시간 동안) 보다 많은 회수의 읽기/쓰기 기작을 행하는 것이 가능하다. 페이지 히트page hit가 발생할 가능성도 훨씬 높은 탓에, 램버스의 실제 대역폭은 순간최고대역폭에 더욱 근접하게 된다.

그러나 여기서 논하고자 하는 것은 램버스 테크놀러지 자체일 뿐이지, 실제 적용이 어떻게 되는지는 아니다. 이점에 대해서는 이후에 좀더 자세히 얘기할 기회가 마련될 것이다. 당장은 램버스 메모리 테크놀러지의 가장 큰 이점은 대량의 메모리 뱅크에 있으며, 가장 큰 단점은 구조적으로 설계 자체가 복잡해진 때문에, 기존의 SDRAM 칩보다 좀더 대용량의 다이면적을 차지한다는 데 있다는 정도만 확실히 이해하고 있으면 큰 무리는 없다.

램버스 대 (DDR) SDRAM 계열에 대한 논쟁에 본격적으로 들어가기에 앞서서, DDR SDRAM에 대해서도 살짝 알아보기로 하자.

■ DDR SDRAM
아시다시피, DDR SDRAM은 DDR 클럭킹을 지원하는 SDRAM의 개량형이다. 역시, 어드레싱 클럭은 램버스에서처럼 DDR 클럭킹이 아닌 통상의 클럭킹 그대로 들어간다.

위에서 살펴본 대략의 얼터너티브 메모리 테크놀러지를 바탕으로, 현재의 기술적인 관점에서 볼 때 최적의 솔루션은 무엇인지 살펴보도록 하겠다. 하지만, VC SDRAM이나 ESDRAM, DDR SDRAM과 같이 SDRAM의 배리에이션은 상당히 엽기적인 형태로도 가능하지만, 상대적으로 SDRAM보다 대단히 복잡화된 구조를 갖고 있는 램버스 메모리의 경우에는 SRAM 따위를 붙인다는 자체가 칩당 다이면적을 지나치게 대형화할뿐 아니라 가격면 등에서 도저히 경쟁력이 없으므로 당분간은 VC RDRAM 따위는 고려의 대상이 아니라는 점도 알아두자.

결국 차세대 메모리 표준으로 가장 현실성이 있으며 또 가장 적합한 솔루션은, DDR SDRAM과 DRDRAM의 두가지로 압축된다고 볼 수 있다.