■ RDRAM은 과연 대안이 될 수 있는가?

위에서 우리는 메모리 버스의 대역이 시스템 전체 성능에서의 병목이 되지 않으려면 대략 3.7GB/sec급의 대역이 필요한 상황을 제시한 바 있다. 그러나, 현행 RDRAM이 실제로 이러한 문제를 해결할 수 있다고는 하지 않았으며, 솔직히 말하자면, 해결할 수도 없다. 문두에서도 밝혔던 것이지만, 열린 마음을 갖는 것이 중요하다. 어차피 특정 업체를 밟아주자는 내용이 아니고, 어디까지나 몇가지 오해를 바로잡아 보자는 데 본문의 목적이 있으니까 말이다.

RDRAM에서 가장 널리 알려져 있는 형태는 현재 PC800 RDRAM으로 알려져 있는 것이 아닐까 싶다. 이러한 네이밍 센스도 사실은 좀 오해를 불러일으킬 만한 소지가 있는 것인데, 실제로 현행 RDRAM의 최대 동작주파수는, 위에서 밝혔던 것처럼 400MHz임에도 불구하고, DDR로 작동하기 때문에, 정상적인 클럭사이클마다 거의 2배의 데이터가 전송되므로, 800MHz에 상당하다는 계산에서 유례한 것이기 때문이다(400MHz×2=800MHz.) 그리고 현재의 램버스 메모리 채널링은 2바이트 폭을 가지므로, 계산상으로는 단일 RDRAM 채널에 대해서 유효 1.6GB/sec급의 전송율을 얻을 수 있게 된다. 불행히도, 이는 위에서 계산했던 3.7GB/sec의 43%에 불과하다. 그러면 RDRAM은 메모리대역에 있어서의 솔루션이 아니란 말인가? 꼭 그런 것은 아니다.

싱글채널 RDRAM의 1.6GB/sec라는 대역은 133MHz DDR의 DDR SDRAM이 구현하는 2.1GB/sec에도 미치지 못하는 대역으로서, 어느 것이나 결과적으로는 앞서 계산했던 차세대 PC 플랫폼에서 요구하는 3.7GB/sec의 수준에는 부합하지 못한다.당장이 아니면 하다못해 연말까지라도 완전히 새로운 방식의 메모리 테크놀러지를 개발하지 않는 이상(이것은 거의 동시에 양산에 들어간다는 까지를 고려하면 사실상 불가능하다), 현재의 메모리 테크놀러지 가운데 하나를 골라서 어떻게 개수해서 메모리 대역을 끌어올리는 방법밖에 없다.

따라서 가능한한 방법은 두가지로, (유효) 동작주파수를 끌어올리던지 아니면 메모리 버스폭을 확장하는 길이 전부이다. 예를 들면, SDRAM을 향후 전망에 걸맞게 개수하여, AMD와 ViA에서는 차세대 무스탕(Mustang) 프로세서 대응으로 DDR SDRAM을 도입하게 되는데, 이마저 도입하지 않을 경우 시스템 성능이 메모리 대역의 부재로 인해 심각한 제약을 받을 전망으로 있기 때문이다. 무스탕의 경우 대용량의 L2캐시를 온다이로 탑재할 가능성이 있기 때문에, L2 캐시 미스가 발생하게 되면 저속의 메모리 서브시스템일수록 메모리 마스터(이를테면 PCI 마스터 같은)들이 요구하는 데이터 요청으로 인해 손이 모자라서 이를 처리할 여지가 거의 없어지므로 성능의 저하는 더욱 심해지게 된다.

현행의 애슬론 대응 시스템에서는 이 문제를 외장의 하이레이턴시(high-latency) L2 캐시를 350MHz 이하의 클럭에서만 구동함으로써 나름대로 꽤나 간단하게 해결하고 있으나, 코드네임 썬더버드(Thunderbird) 코어대응의 애슬론 프로세서가 조만간 출시될 예정으로 있어서, 좀더 고속의 메모리버스에 대한 수요의 근거는 명백하다.

RDRAM이나 DDR SDRAM 모두가 이미 DDR로 운용되고 있기 때문에,
QDR(Quadruple-Data-Rate) 대응 테크놀러지의 개발이 유효 DRAM 동작주파수를 좀더 끌어올리기 위해서 필요하다(단순히 실제의 구동클럭을 끌어올리는 것은 당장의 현실성이 부족한데 이는 메모리 제조공정설비 자체가 개선되어야 하기 때문이다.)

이로인해, 후자의 메모리버스폭을 확장하는 방안이 고려되는데 이로부터 현행의 SDRAM 기법이 어째서 DDR SDRAM 정도가 그 한계임을 단적으로 알 수 있게 된다.



■ 핀 개수(pin count)의 문제

컴퓨터 업계에서의 트렌드라는 것은 언제나 핀 개수를 줄이는 방향으로 진행되어 왔다(?). 올해의 춘계 IDF(Intel Developer Forum)를 보더라도, 가장 흥미로웠던 시연가운데 하나는 단연 시리얼Serial ATA 스펙으로서, 상대적으로 패래럴Parallel ATA로 지칭되는 현행의 표준 ATA 스펙을 대체할 목적으로 개발된 것이다. 일단 동시에 대량의 데이터가 전송되어지기 위해서는, 그에 상응하는 역시 대량의 핀 개수가 필요하게 되는데, 여기서 핀 개수가 많아지게 되면, 전송율이 빨라지면서 필연적으로 그 많은 개수의 핀에 흐르는 시그널의 균일성을 유지할 필요가 커지면서 그 기술적인 난이도도 무척이나 높아져 버린다. 시리얼 ATA에서는, 이러한 문제를 한번에 단일 비트의 데이터만을 전송하지만 매우 빠른 속도로 전송하는 방법으로 해결하고 있다.

핀 개수를 줄이는 개념은 RDRAM에서도, 기존의 SDRAM의 패래럴 방식과 다르게, 데이터를 시리얼로, 즉 한번에 1비트씩 전송하는 방식으로 거의 비슷하게 흉내내어지고 있다. 이것은, 단일 RDRAM 채널이 16비트폭밖에 되지 않아서 64비트의 단일 SDRAM 채널에 대해 매우 협소하긴 하지만, 메인보드에 SDRAM 채널을 여러개 삽입하는 것보다 훨씬 간단히 다채널의 RDRAM을 집적할 수 있다는 기술적인 이점으로 작용하게 된다.

핀개수가 많아질수록, 메모리 뱅크와 메모리 컨트롤러간의 라우팅routing은 점점 어려워지게 된다. 그래서 핀개수가 일정 수준을 넘어서면 메인보드의 PCB 층수를 늘리지 않고서는 라우팅이 거의 불가능한 지경에 이르게 되는데, PCB 기판의 층수를 늘리게 되면 메인보드의 제조단가가 굉장히 높아져 버리는 부작용이 문제이다. ABiT과 같은 일부 메인보드 제조업체들의 경우에는 아예 4층 이상의 PCB 기판으로는 메인보드의 설계조차 고려하지 않고 있어서, 이를테면 8층짜리 PCB가 필요한 듀얼 SDRAM 뱅크대응의 메인보드의 설계는커녕 제조조차 하려 하지 않고 있을 정도로 단가가 크게 차이가 난다.

RDRAM의 경우, 16비트 RDRAM 채널을 2개만 붙이면 핀 개수를 크게 늘이지 않고서도 3.2GB/sec의 메모리 대역을 달성할 수 있다. 실제로, i840은 이러한 방식으로 듀얼채널 RDRAM 시스템을 운용하고 있으며, i840의 대응시장 특성상 그 수요는 대단히 작음에도 불구하고(주: 서버급의 시스템용으로 가격도 대단히 고가임), i840은 듀얼 램버스 채널의 살아있는 실례인 것이다. 인텔의 코드네임 윌러메트(Willamette) 코어 대응인 차기 티하마 칩셋 역시 듀얼 램버스 채널을 지원하고 있으며, 분명히 조만간 이보다 고대역의 RDRAM 채널링이 등장하게 될 것이다.

■ 위에서 보여지는 노스브릿지와 RIMM간의 라우팅의 복잡도와 선폭밀도를 대조해 보라

■ 소니의 경우

RDRAM은 핀개수가 상대적으로 다른 방식의 메모리보다 적기 때문에, 데스크탑 PC외의 분야에서도 관련업체들로서는 상당히 매력적인 선택이다. 소니도 그러한 선택을 한 대표적인 업체로서, 최근 출하를 개시한 자사의 초인기 게임기인 플레이스테이션 2(PlayStation 2)에도 32MB PC800 RDRAM을 탑재하고 있다.

■ 플레이스테이션 2의 메인보드.

소니는 어째서 RDRAM을 플레이스테이션 2에 탑재한 것일까?

플레이스테이션 2의 경우에는, 메모리 용량 자체는 별로 키우지 않는 한에서 최대한의 메모리 대역을 얻어내는 것이 키포인트였다고 할 수 있다. 인텔의 i840 칩셋에 도입되었던 것과 동일한 듀얼 RDRAM 채널링을 이용해서, 플레이스테이션 2에서는 별도의 16비트 램버스 채널로 운용되는 16MB PC800 RDRAM 컴포넌트를 2개 이용하면 3.2GB/sec의 메모리 대역이 나오는 것이다.

만일 SDRAM을 동일수준의 메모리대역을 얻어내기 위해서 이용했었다면, 최소 8개의 SDRAM 컴포넌트가 필요하며(컴포넌트 8개 ×8비트 = 64비트 버스), 이것은 메모리부문이 기판에서 차지하는 면적이 늘어나기 때문에 플레이스테이션 2의 단가를 제약하는 또다른 요인으로 작용하게 되는 것이다.

오른쪽의 사진에서도 볼 수 있는 것처럼, 듀얼 RDRAM 뱅크와 EE(Emotion Engine)간의 라우팅은 대단히 간략하게 되어 있으며, 2개의 16MB RDRAM 컴포넌트가 차지하는 면적 역시 12㎠ 가량에 지나지 않는다. 램버스사에 따르면, RDRAM 솔루션은 핀 개수를 DDR 또는 SDR SDRAM의 30%에서 최고 65%까지 줄일 수 있다고 한다.



■ 소비전력과 발열수준

새로운 제품이 출하될 때마다, 발열이 심하다느니 별 희한한 형태의 쿨링 시스템이 필요하다는 둥의 루머는 항상 있어왔던 것이다. 부두3가 대표적인 경우로서, 냉각팬조차 달려 있지 않던 것이 화근이 되어, 실제로 필요가 없었음에도 불구하고, 욕을 바가지로 먹었던 적이 있다. 하지만, 상식적인 엔지니어라면 자신이 설계하는 제품이 과열로 인해서 파손되는 경우를 막기 위해서 얼마나 고충을 쏟아붇는지를 이해고 있었더라면 이러한 근거없는 루머는 나돌지 않았을 것이다. 이를 감안해서, RDRAM이 끌어다 쓰는 소비전력이라든지, RDRAM의 발열특성에 대해서 알아보도록 하자.

RDRAM이 기본적으로 시리얼 디바이스에 가까운 개념이기 때문에, SDRAM에서와 같이 대량의 데이터를 한번에 전송해버리는 것이 아니라, 1비트단위의 데이터를 고속으로 전송하는 얼개를 갖고 있다. 이러한 방식으로 RDRAM이 운용되기 때문에, 한번에 활성화될 수 있는, 즉 실제로 데이터를 전송하는 상태의 컴포넌트는 단 1개로 한정된다. 동일 모듈상의 나머지 컴포넌트는, 데이터를 전송하지 않는, 비활성화된 상태이기 때문에 파워다운(Power Down), 내핑(Nap; 꾸벅꾸벅 졸기), 스탠바이(Standby) 모드 가운데 어느 하나의 전력모드로 들어가 있다가, 해당 컴포넌트에 읽기 또는 쓰
기 신호가 들어오는 즉시 활성화되는 액티브(Active) 모드로 절환되어지게 된다.

PC100 스펙에 따르면, DIMM 단일 모듈에서는 SDRAM 컴포넌트당 900mW 가량의 전력을 소비하는 것이 가이드라인으로 설정되어 있다. 전 컴포넌트가 동일전력을 소비하기 때문에, 개개 컴포넌트가 모두 900mW씩을 잡아먹는 셈이다. RDRAM의 경우에는 이렇지 않다.단일 RDRAM 모듈에서는, 한번에 활성화되는 RDRAM 컴포넌트의 개수는 단 한 개뿐이다. 8개의 컴포넌트로 구성된 RDRAM 모듈을 생각해 보자. 단일 컴포넌트는 1165mW의 전력을 소비하게 되지만, 비활성화되어 있는 나머지 컴포넌트들은 전력모드에 따라서 10mW(내핑모드)에서 250mW(스탠바이모드) 정도를 소비하기 때문에, 모듈당으로 따지게 되면 PC100 SDRAM 모듈보다도 저전력임을 알 수 있다.

하지만, 그런 저전력인데도 불구하고 RDRAM 모듈에 달려 있는 그 푸르딩딩한 히트싱크는 뭐란 말인가? 엄밀한 의미로는 히트싱크는 아니고, 열발산기에 해당된다. 열발산기는 RDRAM 모듈에 볼트로 고정되는 식으로 장착되며(열발산기가 장착되기 이전의 모든 컴포넌트는 제품검사가 완료되어 있으나 모듈 자체는 열발산기가 장착되고 나서야 제품검사 단계에 들어간다), RDRAM 컴포넌트와는 실제로 물리적인 접촉은 하지 않지만 중간에 써멀 패드thermal pad가 삽입되어 있어서 컴포넌트와 열발산기를 물리적으로 연결해주고 있는 구조이다.

■ RIMM 모듈사진.

열발산기가 도와주는 일은 기본적으로 집중열원이 되는 단일 활성화의 RDRAM 컴포넌트에서 발생하는 열을 보다 대면적으로 확산시켜서 열을 (효과적으로) 발산시키는 데 있다. 한창 돌아가고 있는 RDRAM 모듈을 손으로 만져 보더라도, 겨우 뜨뜨미지근한 정도밖에 되지 않아서, 항간에 떠도는 RDRAM의 발열이 살인적이니 계란후라이를 해먹을 정도라는 둥의 루머는 극도로 과장된 것임을 알 수 있다(사이릭스 6x86이라면 정말 해먹고도 남음이 있었지만 말이다.)

■ 모바일

파워다운, 내핑, 스탠바이, 액티브의 4가지 전력모드를 제공하는 등의 전력모드에 대한 유연성으로 인해, RDRAM은 실제 모바일용으로도 각광받는 솔루션이다.

현재, 모바일 RDRAM은 개발이 완료된 상태이지만, 현존하는 RDRAM 대응의 모바일 코어로직 칩셋은 존재하지 않는다.

■SO(Small-Outline)-RIMM.