¾ËÅ׶ó ÄÚÆÛ·¹À̼ÇÀº ¿£Áö´Ï¾î ½ÃÀåÀ» °Ü³ÉÇØ ¾÷°è ÃÖÃÊ·Î °í¼º´É DDR3 ¸Þ¸ð¸® ÀÎÅÍÆäÀ̽º Ç¥ÁØÀ» 100%
ÁؼöÇÏ´Â FPGA(Field-Programmable Gate Array)ÀÎ 'Stratix III FPGA ½Ã¸®Áî'¸¦ ¹ßÇ¥Çß´Ù.
JESD79-3 JEDEC DDR3 SDRAM Ç¥ÁØÀ» ÁؼöÇÏ´Â Stratix III FPGA ½Ã¸®Á ÀÌ¿ëÇϸé 1.5VÀÇ ³·Àº ¼ÒºñÀü·Â¿¡¼
µ¿ÀÛÇÏ´Â DDR3 ¸Þ¸ð¸®¿Í ±âÁ¸ DDR ÀÀ¿ë ÇÁ·Î±×·¥°ú ¼ÒÇÁÆ®¿þ¾î ȣȯ¼ºÀ» À¯ÁöÇÏ¸é¼ µ¿½Ã¿¡ 30% Á¤µµ Àü·Â ¼Ò¸ð·®À» °¨¼Ò½ÃÅ°°í, ¼º´ÉÀÌ ´õ
»¡¶óÁö¸ç, Â÷¼¼´ë ½Ã½ºÅÛÀ» À§ÇÑ ¸Þ¸ð¸® ÁýÀûµµ¸¦ Á¦°øÇÒ ¼ö ÀÖ´Ù.
Stratix III FPGA´Â I/O ¿¤¸®¸ÕÆ®¿¡ Á÷Á¢ ³»ÀåµÈ read/write leveling ±â´ÉÀ» Áö¿øÇÑ´Ù. À̸¦ ÅëÇØ JEDECÀÇ
write leveling ±Ô¾àÀ» ÁؼöÇÏ°í FPGA fabric¿¡ µµ´ÞÇÏ´Â µ¥ÀÌÅÍ ¹è¿À» ¼öÁ¤ÇÒ ¼ö ÀÖ´Ù.
¾ËÅ׶óÀÇ ¸¶ÄÉÆà ÀÌ»çÀÎ ·çÀÌ ·· (Louie Leung)Àº ¡°°í°´ÀÇ ÇâÈÄ µðÀÚÀÎ ¿ä±¸¸¦ ÀÌÇØÇÏ°í, JEDEC
Ç¥ÁØ À§¿øȸ¿Í ±ä¹ÐÈ÷ ÇùÁ¶ÇÑ °á°ú, Stratix III FPGA°¡ DDR3¿Í ȣȯµÉ ¼ö ÀÖµµ·Ï read/write levelling ±â´ÉÀ»
Æ÷ÇÔÇÏ¿´´Ù. ÀÌÁ¦ ¿ì¸® °í°´µéÀº DDR3¸¦ ÀÌ¿ëÇØ ¼º´ÉÀ» Çâ»ó½Ãų ¼ö ÀÖÀ» °ÍÀÌ´Ù.¡±¶ó°í ¸»ÇÏ¸ç ½ÅÁ¦Ç°ÀÇ ¿ì¼ö¼ºÀ» °Á¶Çß´Ù
¹®ÀÇ : ¾ËÅ׶ó ÄÚÆÛ·¹ÀÌ¼Ç www.altera.com
¡¡ |