¾ËÅ׶ó ÄÚÆÛ·¹À̼ÇÀº FPGA »ç¿ëÀÚ¸¦ À§ÇÑ 'QuartusII' ¼ÒÇÁÆ®¿þ¾î ¹öÁ¯ 7.2¸¦ ¼±º¸Àδٰí ÀüÇß´Ù.
¾ËÅ׶óÀÇ °ü°èÀÚ´Â "ƯÈ÷, Quartus II ¼ÒÇÁÆ®¿þ¾î 7.2¹öÁ¯À» »ç¿ëÇÏ´Â ¼³°è ¿£Áö´Ï¾îµéÀº Stratix
III FPGA ÄÄÆÄÀÏ Å¸ÀÓÀÌ °æÀï»ç ÇÏÀÌ¿£µå 65-³ª³ë FPGA¿¡ ºñÇØ 3¹è Á¤µµ ºü¸¥ ¼Óµµ¸¦ °æÇèÇÒ ¼ö ÀÖ´Ù."¶ó°í ¸»Çß´Ù.
Quartus II ¹öÁ¯ 7.2¿¡¼ °³¼±µÈ ´ëÇ¥ÀûÀÎ »çÇ×µéÀº ´ÙÀ½°ú °°´Ù.
• ½Ç½Ã°£ ÇÉ-¾Æ¿ô(pin-out) °ËÁõ ±â´ÉÀÇ Ãß°¡
• SOPC ºô´õ¿¡¼ °³¼±µÈ 'Avalon Streaming' Áö¿ø
• À©µµ¿ì Vºñ½ºÅ¸¸¦ Æ÷ÇÔÇÑ ´Ù¾çÇÑ OS Áö¿ø
• »õ·Î¿î ±×·¡ÇÈ state machine µðÀÚÀÎ ÀÔ·Â ÅøÀ» ÅëÇÑ ºü¸¥ µðÀÚÀÎ ÀÔ·Â
• °ÈµÈ SignalTap II¸¦ ÀÌ¿ëÇØ ´õ¿í ½¬¿öÁø Ĩ µð¹ö±×
• °ÈµÈ ŸÀÔÄù½ºÆ®¸¦ ÅëÇÑ »¡¶óÁø ŸÀÌ¹Ö Å¬·ÎÀú(Timing Closure)
• °£¼ÒÈµÈ ¼ÒÇÁÆ®¿þ¾î ´Ù¿î·Îµå
Quartus II ¼ÒÇÁÆ®¿þ¾î 7.2 ¹öÁ¯ Á¤½Ä ¶óÀ̼¾½º ¿¡µð¼Ç ¹× ¹«·á À¥ ¿¡µð¼ÇÀº
¾ËÅ׶ó ȨÆäÀÌÁö ¿¡¼ ´Ù¿î·Îµå ¹ÞÀ» ¼ö ÀÖ°í, Á¤½Ä
¶óÀ̼¾½º ¿¡µð¼ÇÀº
www.altera.com/dvdrequest ¿¡¼ ½ÅûÇÒ °æ¿ì DVD·Îµµ Á¦°øµÈ´Ù.
¾ËÅ׶óÀÇ ¼ÒÇÁÆ®¿þ¾î Á¤½Ä ¶óÀ̼¾½º ¿¡µð¼Ç ÇÁ·Î±×·¥Àº ¼ÒÇÁÆ®¿þ¾î Á¦Ç° ±¸ÀÔ°ú À¯Áöº¸¼ö ºñ¿ëÀ» ÅëÇÕÇØ ÇѹøÀÇ ¿¬°£
»ç¿ë·á·Î ÁöºÒÇÏ¿© »ç¿ëÇÏ°Ô µÇ¸ç, ÀÌ¿ëÀÚµéÀº Quartus II ¼ÒÇÁÆ®¿þ¾î, ModelSim?-¾ËÅ×¶ó ¿¡µð¼Ç ¹× ¾ËÅ׶óÀÇ IP (DSP ¹×
¸Þ¸ð¸®) ÄÚ¾î Áß 10°³¸¦ Æ÷ÇÔÇÏ´Â 'IP Base Suite'¿¡ ´ëÇÑ Ç® ¶óÀ̼¾½º¸¦ Á¦°ø¹Þ°Ô µÈ´Ù. ¿¬°£ ¼ÒÇÁÆ®¿þ¾î »ç¿ë·á´Â PC ÇÑ ³ëµå ´ç
2,000´Þ·¯ÀÌ´Ù.
¹®ÀÇ : ¾ËÅ׶ó ÄÚÆÛ·¹ÀÌ¼Ç www.altera.com |