ST마이크로일렉트로닉스(지사장 : 강성근)는 7월 26일에서 31일까지 미국 캘리포니아주 샌프란시스코에서 열리는 DAC 2009에 연사 및 논문 공동 저자로 참가한다. DAC 2009에서 ST는 복잡한 SoC(시스템온칩) IC의 3-D 적층 분야의 설계 방법론 및 자동화, 물리적/시스템 레벨의 칩 설계 및 IC 신뢰성 분야의 기술발전에 대해 다룰 예정이다.

DAC 2009의 ‘Management Day’ 세션에서, ST마이크로일렉트로닉스의 센트럴 CAD 및 디자인 솔루션 총괄 본부장인 필립 마가색이 ‘3-D 적층 : 소비가전용 SoC의 기회 및 동향’라는 주제로 전력 및 비용 감소와 타임투마켓 단축에 대한 잠재성을 지닌 트랜지스터 밀도 향상, 상호 연결 가속화, 이종기술의 통합을 제공함으로써 ‘무어의 법칙’의 여세를 향후 10년간 연장해줄 전도유망한 3-D 집적 기술에 대해 논할 것이다. 그러나 3-D 집적 기술에는 몇몇 난관이 있다: 이를 위하여 공정 기술, 아키텍쳐, 설계 방식 및 툴, 3-D 칩이 소비가전 애플리케이션을 위해 양산되기 이전에 개발되어야 하는 제조 수준의 테스트 솔루션 등, 다양한 신기능에 대한 필요성에 대해서도 논할 것이다.

또한 Management Day 중 일부 세션에서, 필립 마가색이 ‘떠오르는 SoC 개발을 위한 중대 결정’ 세션에 패널로 참석하여, 복잡한 나노미터 SoC를 위한 새로운 솔루션과 이들의 경제성에 대하여 논할 것이다.

ST는 구조-단계의 설계 및 전력-측정 기법에 대한 실험 및 IP 재사용의 설계 자동화를 포함한 물리적 및 시스템-레벨 설계 분야에서도 다수의 논문을 제출하였다.

ST의 엔지니어들은 매우 한정된 적은 시간내에 차별화된 SoC 제품을 설계해야 한다는 필요성을 반박하는 논문을 제출하였다. 이 논문은 업계에서 증가하고 있는 설계의 도전과제를 해결하는 솔루션인 ESL 설계 방법론에 대해 설명함으로써, 설계 개발의 흐름이 더 높은 추상화 수준으로 변하고 있다고 밝혔다. 또한 이 논문은 전력 성능 및 실리콘 다이 면적에 있어 최적의 설계를 위한 솔루션에 대해 탐구하고 있다.