ÀÚÀϸµ½ºÀÇ ¼ÒÇÁÆ®¿þ¾î Á¤ÀÇ °³¹ß ȯ°æÀÎ SDAccelÀÌ ¾Æ¸¶Á¸ EC2 F1 ÀνºÅϽº¿Í ÇÔ²² ¾Æ¸¶Á¸À¥¼ºñ½º¿¡¼ ÀÌ¿ë °¡´ÉÇÏ´Ù.
¾Æ¸¶Á¸ EC2 F1 ÀνºÅϽº´Â 16³ª³ë ¹öÅؽº ¿ïÆ®¶ó½ºÄÉÀÏ+ FPGA¿Í À籸¼º °¡´ÉÇÑ ¸ÂÃãÇü Çϵå¿þ¾î °¡¼Óȸ¦ Á¦°øÇϹǷÎ, °í°´Àº µ¥ÀÌÅÍ ºÐ¼®, ºñµð¿À ÇÁ·Î¼¼½Ì ¹× ¸Ó½Å ·¯´×°ú °°Àº ÄÄÇ»Æà Áý¾àÀûÀÎ ÀÛ¾÷·®ÀÇ ¿ä±¸¸¦ ÃæÁ·ÇÒ ¼ö ÀÖ´Ù.
¾Æ¸¶Á¸ EC2 F1 ÀνºÅϽº¸¦ À§ÇÑ SDAccel °³¹ß ȯ°æÀ» »ç¿ëÇÏ°Ô µÊ¿¡ µû¶ó, FPGA¿¡ Àͼ÷Áö ¾ÊÀº ¼ÒÇÁÆ®¿þ¾î °³¹ßÀÚµµ ÀÌÁ¦ ÃÖ´ë 50¹è±îÁö ÀÛ¾÷·® ¼º°ú¸¦ ¿Ã¸± ¼ö ÀÖ°Ô µÇ¾ú´Ù.
SDAccelÀº ¾Æ¸¶Á¸ EC2 F1À» À§ÇÑ ¾ÖÇø®ÄÉÀÌ¼Ç Àü¿ë FPGA Ä¿³ÚÀ» ±¸ÃàÇÔÀ¸·Î½á, C, C++ ¶Ç´Â OpenCL·Î ÀÛ¼ºµÈ ¼ÒÇÁÆ®¿þ¾î ¾ÖÇø®ÄÉÀ̼ÇÀÇ °¡¼Óȸ¦ ÀÚµ¿ÈÇÑ´Ù.
¶ÇÇÑ VHDL Verilog¿Í °°Àº ÇÏÀ§ ·¹º§ Çϵå¿þ¾î ±â¼ú ¾ð¾î·Î ÀÛ¼ºÇÏ´Â ±âÁ¸ÀÇ Çϵå¿þ¾î ¼³°èÀÚ¿¡°Ôµµ ÃÖÀûÈµÈ °¡¼Óȸ¦ Áö¿øÇÑ´Ù.
SDAccelÀº AWS FPGA °³¹ßÀÚ AMI¸¦ ÅëÇØ Á¢±ÙÀÌ °¡´ÉÇϹǷÎ, °³¹ßÀÚ´Â ¼ÒÇÁÆ®¿þ¾î³ª Çϵå¿þ¾î¸¦ ±¸¸ÅÇϰųª ¼³Ä¡ÇÏÁö ¾Ê°íµµ Ŭ¶ó¿ìµå »ó¿¡¼ ½Å¼ÓÇÏ°Ô ¾ÖÇø®ÄÉÀ̼ÇÀ» ±¸ÃàÇÒ ¼ö ÀÖ´Ù.
ÀÌÈÄ °³¹ßÀÚ´Â AWS ¼ºñ½º Àüü¸¦ ÀÌ¿ëÇØ °í°´ÀÇ ¿ä±¸¸¦ ÃæÁ·ÇÏ´Â ÇØ´ç ¾ÖÇø®ÄÉÀ̼ÇÀ» ¹èÄ¡ÇÏ°í À¯¿¬ÇÏ°Ô È®ÀåÇÒ ¼ö ÀÖ´Ù. |