·¡Æ¼½º ¹ÝµµÃ¼´Â ÀÚ»çÀÇ R&D ´ã´ç ±â¾÷ ºÎ»çÀåÀ¸·Î ½ºÆ¼ºê ´õ±Û¶ó½º¸¦ ¼±ÀÓÇß´Ù°í ¹àÇû´Ù.
½ÅÀÓ ´õ±Û¶ó½º ºÎ»çÀåÀº ¾÷°è ¼±µµÀûÀÎ IC Á¦Ç°°ú ¼Ö·ç¼ÇÀ» Á¦°øÇϱâ À§ÇÑ ¼ºÃëµµ ³ôÀº ¿£Áö´Ï¾î¸µ ¹× °í°´ Áö¿ø ÆÀÀ» Á¶Á÷ÇÏ°í À̲ø¾î ³ª°¡´Â ¿ª·®À» Æø ³Ð°Ô ÀÎÁ¤ ¹Þ¾Æ ¿Ô´Ù.
±×´Â °í°´ÀÇ Çõ½ÅÀ» °íÃëÇÏ°í ¼öÀÍ ¼º°ú¸¦ ³ôÀÌ´Â »ç¾÷ Àü·«ÀÇ ±âȹ ¹× ½ÇÇà ºÐ¾ß¿¡¼ ¸¹Àº ¼º°ú¸¦ °ÅµÎ¾ú´Ù.
·¡Æ¼½º ÀÔ»ç Àü¿¡, ´õ±Û¶ó½º ºÎ»çÀåÀº ÀÚÀϸµ½ºÀÇ °í°´ ±â¼ú Àü°³ ´ã´ç ±â¾÷ ºÎ»çÀåÀ¸·Î ±Ù¹«Çß´Ù.
Áü ¾Ø´õ½¼ ·¡Æ¼½º »çÀå °â ÃÖ°í°æ¿µÀÚ´Â “½ºÆ¼ºê ´õ±Û¶ó½º ºÎ»çÀåÀÌ ·¡Æ¼½º¿¡ ÇÔ²² ÇÏ°Ô µÇ¾î ´ë´ÜÈ÷ ±â»Ú´Ù. ±×´Â ±Û·Î¹ú FPGA ¹× CPLD ÆÀÀ» À̲ø¾î³ª°¡°í ¸ñÇ¥ÇÑ ½ÃÀå¿¡¼ °í°´ Áß½ÉÀÇ Çõ½ÅÀ» ÁÖµµÇÏ´Â ´É·ÂÀÌ ÀÌ¹Ì °ËÁõµÈ ÀûÀÓÀÚÀÌ´Ù. ±×ÀÇ Å¹¿ùÇÑ ±â¼ú Àü¹®¼º°ú ½ÃÀå¿¡ ´ëÇÑ ±íÀº ÀÌÇØ, ±×¸®°í ¸®´õ½ÊÀº Çõ½ÅÀûÀÎ ·¡Æ¼½º Çϵå¿þ¾î ¹× ¼ÒÇÁÆ®¿þ¾î ¼Ö·ç¼ÇÀÇ Àü¼¼°è äÅÃÀ» °¡¼ÓÈÇÔÀ¸·Î½á Áö¼ÓÀûÀÎ ¼ºÀå°ú ¼öÀͼºÀ» °ÈÇØ ³ª°¡°íÀÚ ÇÏ´Â ·¡Æ¼½ºÀÇ »ç¾÷ Àü·« ÃßÁø¿¡ Ä¿´Ù¶õ º¸ÅÆÀÌ µÉ °Í”À̶ó°í ¸»Çß´Ù. |